射频、模拟IC

学习笔记《PLL Design Using the PLL Design Assistant Program》

上一篇 / 下一篇  2016-07-11 20:39:24 / 个人分类:锁相环

XOR FPD1、在相位误差特性上具有高线性度。

2、完全避免了死区问题

3、更高的PFD噪声和参考杂散

 

Tristate PFD1UPDOWN的失配降低了线性度

2、在reset路径增加延迟单元来避免死区问题

在Σ Fractional-N FS中,选择XOR FPD,由于它的高线性度避免折叠Σ量化噪声,

通过提高参考频率,电荷泵噪声和参考杂散馈通的影响会降低。

 

 

分解为两个设计阶段

一,设计G(f)来实现需要的闭环特性

二,设计A(f)来实现需要的G(f)

第一阶段 设计G(f)来实现需要的闭环特性

A 带宽、阶数、形状

计算机生成了可选文字:
rolloff = 
-20n 
dB/decade 
(dB) 
Figure 5. Definition of order and bandwidth for G(f).

计算机生成了可选文字:

fo为闭环带宽,fz为开环零点

3dB带宽为2πfp

阶数为滚降特性n

形状取决于滤波器种类(巴特沃斯、贝塞尔、切比雪夫)

对形状的影响最大的因素是主极点

 

B 类型

定义:开环传递函数的滤波器个数,一般为1型或2型,type 1具有更快的稳定时间

Type2允许滤波器的输出实现任意直流值,同时强迫相位误差达到0稳定值

 

计算机生成了可选文字:
Integrator 
Illustration of integrator's ability to achieve arbitr 
ary output DC levels.

积分器可以实现任意值的直流电平转换

 

更低的pll带宽可以降低噪声

更高的vco增益可以提高频带调谐宽度

更低的环路滤波器增益可以降低pll带宽

更低的环路滤波器增益可以提高vco增益

Type1 pll没有足够的环路滤波器增益,导致环路滤波器输出 有限,也就是vco的输入范围有限

 

计算机生成了可选文字:
Course 
Tune 
Type I 
DIA 
No 
Integrator 
Output Range 
of Loop Filter 
Gnd 
Type Il 
Output Range 
of Loop Filter 
Voo 
Contains 
Integrator 
Gnd

Type1 pll需要DA来进行控制电压的粗调,环路滤波器进行细调

Type2 pll具有积分器的环路滤波器可以任意设定直流输出,从而自动调谐整个频率范围

 

计算机生成了可选文字:
Peaking caused by 
undesired pole/zero pair 
Frequency (Hz) 
Step Responses for a Second Order 
G(f) implemented as a Bessel Filter 
1.4 Type Il: fz/fo=1/3 
Type Il: fz/fo= 1/8 
: Type I 
0.6 
z 
1 
2 
3 
Normalized time: t*fo 
4 
Figure 9. 
The negative consequences of using type Il PLL implementations.

 

Type2 pll会产生尖峰(peaking)在闭环时,并且增加稳定时间。原因在于peaking 值和稳定时间与开环零点和闭环带宽的比值有关(fz/f0比值提高将增加peakiing 幅度和超调量,在阶跃响应中),一般是1/10-1/6

 

 

 

 

 

环路滤波器设计

 

分为三个步骤

A、选择传输函数

B、选择拓扑结构

C、选择传输函数的值

 

 

A、选择传输函数

计算机生成了可选文字:
H(s) Topology For Different Type and Orders of G(f) 
Order 1 
Order 2 
Order 3 
Type I 
KLP 
KLP 
p 
Type Il 
1+S/wz 
1 +s/wz 
KLP 
s(l +s/wp) 
KLP(I +S/WZ) 
2 
where Q p = K 
Calculated from software

 

电荷泵电流设定比较自由,它影响环路滤波器的增益。对pll噪声性能的要求也将影响电荷泵电流大小,更大的电流将产生更低的鉴相器噪声。环路滤波器的值或者功耗约束了电荷泵最大电流

 

 

B、选择拓扑结构

无源结构:噪声小、功耗低

有源结构:电荷泵不需要宽电压范围、三阶pll不需要电感

In general, there are two design rules that should be followed when using an active loop filter implementation. First, the output of the charge pump should always feed directly into a high-Q capacitor (i.e. a capacitor with minimal series resistance) in order to attenuate its high frequency content before it feeds into the loop filter opamp. The reason for doing so is that the opamp has limited bandwidth and can exhibit nonlinear behavior. if it is directly driven with the high frequencies that are present in the charge pump output. The second rule is that the feedback of the opamp should be configured to achieve unity gain from the opamp terminals to its output. By doing so, the input referred noise of the opamp is not amplified in its influence on the loop filter output. The active topologies shown in Figure 11 achieve both of these desired characteristics.

 

 

C、参数估计

 

 

 

 

噪声性能

 

主要来源:鉴相器噪声和vco噪声

鉴相器噪声:自身白噪声和杂散,参考频率和分频器的抖动,电荷泵噪声,和参考频率杂散(可忽略)

vco噪声:本身结构的热噪声  在低频时,由闪烁噪声影响,滚降高于-20dB每十倍频,但由于pll动态特性的高通特性,基本滤除了闪烁噪声。


TAG: design Design DESIGN

 

评分:0

我来说两句

显示全部

:loveliness: :handshake :victory: :funk: :time: :kiss: :call: :hug: :lol :'( :Q :L ;P :$ :P :o :@ :D :( :)

日历

« 2019-01-18  
  12345
6789101112
13141516171819
20212223242526
2728293031  

数据统计

  • 访问量: 17472
  • 日志数: 21
  • 建立时间: 2016-03-26
  • 更新时间: 2017-11-04

RSS订阅

Open Toolbar